• 铜箔（锂电铜箔 + 电子铜箔）

  AI 算力核心载体是服务器、GPU、PCB 板，电解铜箔是 PCB、覆铜板的导电基材。核心价值：

  1、承载高速高频电信号，保障 GPU、算力芯片大带宽数据稳定传输，降低信号损耗、干扰；

  2、实现电路板导电布线、散热传导，高纯度超薄铜箔适配高频高速算力硬件，支撑海量并行运算；

  3、动力电池铜箔配套算力机房储能、服务器供电系统，保障算力设备稳定供电。

• 电子玻璃纤维布（电子布）

  作为覆铜板 CCL 的骨架基材，算力硬件的绝缘支撑核心：

  1、绝缘隔热，隔绝电路板多层线路短路，保障高密度 PCB、高端算力主板长时间高负载运行安全；

  2、高强度、低热膨胀，抵御 GPU 满负荷运算产生的高温形变，避免算力硬件线路失效；

  3、超薄低介电电子布适配高频高速场景，减少信号延迟，满足 AI 大模型海量数据高速交互需求。

• 树脂（环氧树脂为主）

  覆铜板的粘结绝缘基体，绑定电子布与铜箔的关键材料：

  1、将铜箔、电子布紧密粘合固化，成型覆铜板，是算力电路板的基础原料；

  2、低介电、低损耗特性，大幅降低高频信号传输损耗，提升 AI 算力高速信号传输效率；

  3、耐高温、阻燃、抗老化，适配服务器 7×24 小时不间断高负载算力运行，提升算力设备稳定性与使用寿命。

VR200 在 GB300 Blackwell Ultra 基础上，引入 PCB-based cable-free tray，并升级至ConnectX-9、BlueField-4、NVLink 6，推动 PCB 从承载板向机柜级高速互连结构件迁移。

Midplane / ConnectX 是从 0 到 1 的新增板类，体现 Rubin 机柜内部互连从线缆密集向 PCB-based 模块化迁移;Compute / Switch 原有核心板同步加磅：层数、低损耗材料与高阶 HDI 能力提升，带动 CCL、铜箔、电子布、树脂代际跃迁。

整体上看PCB 产业链正在逐步完善高端材料和先进工艺生态，以应对 AI 服务器升级及日趋复杂的全球供应链格局。

Kyber 是 NVIDIA 下一代 MGX NVL 机柜设计代号，核心变化是刀片化 / canister 化提升单柜密度，并以 600kW 级液冷、800VDC 配电支撑更高功率密度。

产业链资料预计，Kyber 将以 78 层 M9 正交背板替代 2 万余根高密度铜缆，推动 PCB 从服务器承载板升级为机柜级 scale-up 互连核心；由此带动正交背板、Compute / Switch Blade 等板类同步加磅，单柜 PCB 价值量与材料代际同步上行。

AI 算力升级沿产业链向上传导,每一层都被倒逼代际跃迁。

GPU 算力与互连速率提升(112G→224G),要求 PCB 从"电子级"走向"半导体级",层数、工艺、材料同步升级;PCB 的性能又取决于 CCL 覆铜板的介电与耐热特性,最终落到铜箔、电子布、树脂三大上游材料的物理改性能力。算力的每一次代际更替,都会被等比例放大到上游材料的等级要求上。

价值在传导,但利润与定价权并不均匀分布。

PCB 加工环节国产化率高,竞争充分、议价权来自规模与客户绑定,毛利稳定但弹性有限;真正的稀缺集中在上游三大材料——高端环节几乎被海外龙头垄断:T-glass 电子布日东纺约 90%、HVLP 高端铜箔日韩合计 85% 以上、M9 高速树脂由松下定义等级标准且被日美主导。

国产化率越低、海外越垄断的环节,定价权越强、涨价弹性越大——这才是「卖铲人」的位置。 这也是本研究将焦点放在铜箔、电子布、树脂三大材料、而非中游 PCB/CCL 的根本原因:稀缺决定定价权,定价权决定利润弹性,顺着 AI 算力这条最确定的需求曲线,上游材料有望获取超额利润。

NVIDIA Rubin 平台升级至 NVLink 6，单 GPU NVLink 带宽达 3.6TB/s；Rubin Ultra NVL576 由 8 个 72-GPU MGX NVL racks 组成单一576-GPU NVLink domain，系统互连密度继续抬升。

PCB 从传统承载板升级为高速互连、供电分配和信号完整性的核心平台：背板／交换板／计算板向低损耗、高层数、强阻抗控制和高可靠性演进。

材料端路径清晰：CCL 向低 Dk/Df 与 M7/M8/M9 迭代，铜箔向 HVLP3/4/5 升级，电子布向 Low-Dk、Low-CTE、T布／Q布升级。

三井金属披露其HVLP2+铜箔份额约60%、HVLP5份额约80%，高端供给仍由日系龙头主导；FY2026指引显示，VSP™与MicroThin™需求仍强，前者受益HVLP高等级化，后者受益AI服务器/数据中心DRAM、DDR5等存储需求。公司预计FY2030电解铜箔利润较FY2025提升2.3倍，且几乎全部由VSP驱动；但FY2026利润端仍受固定成本、SG&A及库存收益消退影响。

高端供给集中度高、扩产周期长。国内方面，铜冠铜箔已具备 HVLP1-4 批量供货能力，HVLP5 处于研发送样阶段。

预计30年全球高端铜箔市场空间有望达到108亿。

测算显示，全球高端 HVLP 市场规模将由 2025 年的 31 亿元增至 2030 年的 108 亿元，CAGR 达 29%，显著高于 PCB 铜箔整体约 7% 的增速。其增长不仅源于量的扩张，更源于产品结构持续向 HVLP4+ 升级——HVLP4+ 占比由2025 年的约 39% 提升至 2030 年的过半，高代际产品单价为普通铜箔的数倍，量价齐升驱动价值量重估。

α 纯度最高的子赛道：日东纺 T-glass 全球份额约 90%、NER-glass 份额约 60–70%，且新增产能最早到 2027 年中释放，高端电子布已成为 AI服务器供应链的关键瓶颈。

国内厂商正从 Low-Dk / Low-CTE 电子布切入：宏和科技高性能低介电布与低热膨胀系数电子布已批量生产并交付，中材科技掌握低介电、低膨胀、超低损耗低介电纤维布产业化技术，国际复材推进 3600 万米高频高速电子纤维布项目建设。

预计 2030 年全球 AI 高端电子布市场空间有望达到 49 亿元。

全球 AI / 高速交换机相关高端 CCL 母盘有望由 2025 年约 73 亿元提升至2030 年约 258 亿元；进一步按电子布占 CCL 成本约 19%测算，高端电子布市场由 2025 年约 14 亿元提升至 2030 年约 49 亿元。

结构上，Low-Dk 一代为基础需求，Low-Dk 二代和 Q / T 布受益于 800G / 1.6T 交换机、M9 / M10 CCL 与低 CTE 材料升级，占比持续提升，是高端电子布的核心增量。

预计 2030 年国产高端电子布市场规模有望达到约 30 亿元。

以高端 HVLP 铜箔反推高端 CCL 母盘，并按电子布成本占比约 19%测算，全球高端电子布市场空间由 2025 年约 14 亿元提升至 2030 年约 49 亿元。国产替代呈现“Low-Dk 一代最快、Low-Dk 二代加速、Q / T 布相对缓慢”的梯次推进特征：Low-Dk 一代已有国内厂商批量交付，Low-Dk 二代完成头部 CCL 客户认证并实现产业化供应，Q / T 布仍处客户测试及终端认证阶段。

电子布:芯片的"隐形骨架",高端布量价齐升决定业绩斜率

低介电(Low-Dk)×低膨胀(Low-CTE)、超薄/极薄布、Q布三代跨越、丰田织机产能瓶颈、英伟达认证卡位。